This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Patent Abstracts of Japan

PUBLICATION NUMBER : JP61046045
PUBLICATION DATE : 06-03-86
APPLICATION NUMBER : JP840166373
APPLICATION DATE : 10-08-84


VOL: 10 NO: 205 (E - 420) AB. DATE : 17-07-1986 PAT: A 61046045


AB. DATE : 17-07-1986
PATENTEE : HITACHI LTD
PATENT DATE:06-03-1986

INVENTOR : YAMAMOTO AKIRA; others: 01

INT.CL. : H01L21/82; G11C29/00; H01L27/10; H01L29/78

TITLE : SEMICONDUCTOR DEVICE





ABSTRACT

: PURPOSE: To obtain in program element-foming technique replaceable with a fuse while preventing the damage of a semiconductor integrated circuit due to moisture instruding into a package by short-circuiting a gate electrode and a substrate through the irradiation of a laser to a gate electrode section. CONSTITUTION: When a laser is projected toward a gate electrode 4 from the upper section of a passivation film 3, the gate electrode 4 consisting of a polysilicon layer is melted. The melted electrode material penetrates a gate insulating film 6 and reaches the main surface of a semiconductor substrate 5, and the gate electrode 4 and the substrate 5 are short-circuited. Since the gate insulating film 6 in a MOSFET is extremely thin at the time, the gate insulating film 6 is broken simply when the gate electrode 4 is melted by the laser, thus shoft-circuiting the gate electrode and the substrate. According to such a method, a process in which an opening section is formed to the passivation film 3 on the gate electrode 4 for the MOSFET as a program element is not required.

(9) 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-46045

@Int Cl.4

識別記号

庁内整理番号

四公開 昭和61年(1986)3月6日

H 01 L G 11 C H 01 L 21/82 29/00 27/10 29/78 6655-5F 7737 - 5B

6655-5F 8422-5F

審査請求 未請求 発明の数 1 (全5頁)

半導体装置 60発明の名称

> 願 昭59-166373 纫特

昭59(1984)8月10日 四出

Ш 明 者 勿発

晶 亮

小平市上水本町1450番地 株式会社日立製作所武蔵工場内 小平市上水本町1450番地 株式会社日立製作所武蔵工場内

伯 佐 者 眀 勿発 株式会社日立製作所 人

東京都千代田区神田駿河台4丁目6番地

顋 创出 明夫 弁理士 高橋 人 倒代 理

本

外1名

発明の名称

半游体装置

特許請求の範囲

1. 半導体基板の主面上に形成された絶縁ゲート 型電界効果トランジスタが、プログラム素子とし て使用され、その絶縁ゲート型電界効果トランジ スタのゲート電極部へのレーザーの照射によって ゲート電徳と基板との間が短絡されることにより プログラムが行なわれるようにされてなることを 特徴とする半導体裝置。

2.上記プログラム素子は、絶称ゲート型電界効 果トランジスタを構成素子とする半導体集積回路 において回路を構成する絶縁ゲート型電界効果ト ランジスタと同時に形成されたトランジスタであ ることを特徴とする特許請求の範囲第1項記載の 半導体裝置。

3 . 上記プログラム索子は、半導体記憶装置にお とを特徴とする特許請求の範囲第1項もしくは第 2 項記載の半導体装置。

発明の詳細な説明

[技術分野]

この発明は、半導体技術さらにはプログラム素 子技術に関し、例えば半導体装置におけるヒュー ズと代替可能なプログラム素子の形成に利用して 有効な技術に関する。

[背景技術]

例えば256キロビットのダイナミックRAM (ランダム・アクセス・メモリ) のような大容量 の半導体記憶装置においては、メモリアレイ内の 欠陥ピットを含むメモリ列を、予備のメモリ列と 切り換えることによってチップの歩留まりを向上 させる目的で冗長回路が設けられることがある。 この冗長回路への切り換えを行なうため、従来は 一般に半導体基板上にシリコン酸化膜のような絶 黎獎を介してポリシリコン等からなるヒューズを 形成し、このヒューズの切断の有無によって切り 換えが行なわれている。この場合、ヒューズは両 蛸に20V程度の電圧をかけて過電流を流し、あ るいはレーザーを照射することによって溶析させることができる(ポリシリコン・ヒューズを冗長回路の切換え用プログラム素子とした技術については、例えば特願昭 5 8 - 2 1 9 4 0 8 号に示されている)・

ところが、上記のようにポリシリコン・ヒューズをプログラム素子とした半導体装置においては、ヒューズ溶断の際に、 蒸発されるヒューズの成分が外部に飛散できるようにし、 またレーザー溶断では高エネルギのレーザーを用いるのでレーザーによるパッシベーション膜への損傷を防止するため、切断の上方のパッシベーション酸が一部除去されて関ロ部(窓)が形成されるようになっている。

そのため、ヒューズ溶断後、この開口部をそのままにしておくと、そこに水分等が付着し、さらにその水分が層間絶縁膜の下に浸入して半導体集 独回路を構成する素子を劣化させるおそれがある。 特に最近使用されるようになって来たプラスチックパッケージでは、比較的水分がパッケージ内に

のの概要を説明すれば、下記のとおりである。

[実施例1]

第1回は、本発明をCMOS (相補型MOS) 型牌成のRAMにおける冗長回路切換え用のプログラム素子に適用した場合の一実施例を示す。

この実施例では、プログラム殺子としてのMO

没入し易いので、ヒューズ形成部分のパッシベー ション膜に関口部があると、水分の浸入による損 傷が起き易いという問題点がある。

また、水分による損傷を防止するためヒューズ 溶断後に開口部の上に保護膜を形成することも行 なわれているが、それによるとプロセスの工程数 が増えてしまうという不都合がある。

[発明の目的]

この発明の目的は、半導体集積回路におけるヒューズと代替可能なプログラム素子形成技術を提供することにある。

この発明の他の目的は、プロセスを複雑にすることなくパッケージ内に浸入した水分による半導体集積回路の損傷を防止できるプログラム素子形成技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴については、本明和書の記述および添附図 面から明らかになるであろう。

[発明の概要]

本願において開示される発明のうち代表的なも

SFETQPと、このMOSFETQPのゲート 端子と回路の接地点との間に接続された高抵抗素 子Rとによってプログラム可能なレベル設定回路 1 が設けられている。上記MOSFETQPの基 体には電源電圧 Vccが印加され、MOSFETQ Pのソースをドレイン 端子にも電源電圧 Vcc が印加されている。また、特に制限されない。 上記MOSFETQPは第2回(A)に示すよことに にアチャンネル形に形成され、上記高抵抗素子に は、不純物を含まないように形成されている。 プ・ポリシリコン層によって構成されている。

そして、上記レベル設定回路1の出力ノードn 1の電位は、例えばYデコーダ2から出力される 列選択信号 Φyを選択的に転送するトランスファ ゲートとしてのPチャンネル形MOSFETQ1 とNチャンネル形MOSFETQ2のゲート端子 に印加されている。上記レベル設定回路1は、回 示しないメモリアレイ内の各メモリ列に対応して それぞれ設けられる。

上記レベル設定回路1を構成するMOSFET

QPは、第2図(A)で示すように、パッシがっていますのがート電極4に向からそのがート電極4に向からなると、ポリンクであると、ポリンクであると、ポリングであると、ポリングであると、カート電極4が高いのでは、カート電極4と基板5とのが一ト電極4と基板を関すると、カード電極2と基板を関すると、カード電極2を表板を関する。

しかも、この実施例によると、従来のポリンリコン・ヒューズのようにこれを完全に溶断する必要はなく、単に溶融させるだけでよいので、低エネルギのレーザーを使用することができる。そのため、上記実施例のように、ゲート電極4の上に形成されたパッシベーション膜3の上からレーザーを照射してゲート電極4を溶融させても、パッシベーション膜3はほとんど損傷されることはない。

一方、レベル設定回路1内のMOSFETQP のゲート電極4にレーザーを照射しなかった場合 には、MOSFETQpのゲート絶線膜6は破壊

る冗長カラムスイッチへ伝えられるようになる。

には、MOSFETQpのゲート総線は6は破壊されないので、ゲート電極4と基板5との間のという。そのため、レベル設定回路1の出力という。電位のようなファゲートとしてのMOSFETQ1が海通にされる。というでは、が海流にされるのができまず過状態にされる。そのが海流にされる。そのが海流にされる。そのが海流にされる。そのが海流にされる。そのが海流にはないがあり、下にはないにはなる。といる。

従って、メモリアレイ内の正規の各メモリ列に 対応して設けられたレベル設定回路 1 のうち、検 変によって発見された不良ピットを含むメモリ列 に対応するレベル設定回路 1 内の M O S P E T Q P に対してのみ、レーザーを照射してゲート・基 体間を短絡してやれば、不良ピットを含むメモリ

従って、この実配列によると、プログラム素子としてのMOSFETQpのゲート電極4上のパッシベーション膜3に関口部を形成したり、あるいはレーザー照射によりゲートと基板間を短絡した後にパッシベーション膜3の形成を行なうようなプロセスをとる必要がない。

列の代わりに予備のメモリ列が選択されるように なる。

なお、上記実施例において、プログラム素子としてのMOSFETQPは、メモリセルあるいはその周辺回路を構成するPチャンネル形のMOSFETと同時に形成することができる。また、フリップフロップ型メモリセルからなるスタティックRAMでは、レベル設定回路1を構成する高抵抗素子Rは、メモリセル内のポリシリコン層からなる負荷抵抗と同時に形成することができる。
[実施例2]

第3回には、本発明をNチャンネル形MOSF ETのみからなるRAMにおける冗長回路切換え 用のレベル設定回路に適用した場合の一実施例が 示されている。

この実施例では、ソース協子とドレイン端子および基体が回路の接地点に接続されたプログラム 素子としてのNチャンネル形MOSFETQP΄ と、そのゲート婦子と電源電圧Vccとの間に接続 された高抵抗素子Rとによってレベル設定回路 1 が構成されている。

上記MOSFETQp'は、P型半導体基板の 主面上に直接形成され、該半導体基板が接地電位 にパイプスされることにより、MOSFETQp' の基体に接地電位が印加される。

従って、この実施例のレベル設定回路1では、MOSFETQp,のゲート電極にレーザーが照射されてゲート電極と基板間が短絡されると、出力ノードn1,が接地電位に近いロウレベルにされる。一方、レーザーが限射されないと、MOSFETQp,のゲート破壊が生じないので、出力ノードn1は、電源電圧Vccのようなハイレベルにされる。

世って、上記2つのレベルの中間の電圧をしきい値電圧とするインバータ7で、上記レベル設定回路1の出力ノードnェ゜の電位を受けて、そのインバータ7の出力でYデコーダ2から出力でVガコーダ2から出力でよるようにしてやれば、冗長

(2) 半導体記憶装置の冗長回路切換え用のプログラム素子として、ヒューズの代わりにMOSFET (絶縁ゲート型電界効果トランジスタ)を用い、パッシベーション膜の上からこのMOSFETのゲート電極部に比較的低エネルギのレーザーを照射してゲートを破壊し、ゲート・基体間を短絡状態にさせてプログラムを行なうようにしたの

回路の切換えを行なうことができる。

なお、この実施例のレベル設定回路は、CMO S 存成のRAMにおいて、Pウェル領域上に形成 されたNチャンネル形MOSFETをプログラム 素子として使用する場合に適用することができる。 その場合、MOSFETQp'の基体は、n-型 半導体基板ではなくPウェル領域となる。

なお、上記実施例では、プログラム素子としてのMOSFETQpのゲート電極がポリシリコン 暦で形成されているとしたが、それに限定されるものでなく、アルミニウムその他の金属あるいはそれらのシリコン化合物もしくはその複合構造(多層構造)からなるゲート電極である場合にも適用することができる。

さらに、上記実施例では、パッシベーション膜 3の上からゲート電極4に向かってレーザーを照 射するとしたが、パッシベーション膜3とゲート 電極4との間に層間絶縁膜があってもよいことは いうまでもない。

「効果]

で、MOS集積回路に利用した場合には、回路を 構成する素子と同時にプログラム素子を形成でき るという作用により、全くプロセスを変更するこ となく、ヒューズと代替可能なプログラム素子を 形成することができるという効果がある。

[利用分野]

以上の説明では主として本発明者によってなさ れた発明を、その背景となった利用分野であるス タティックRAMにおける冗長回路の切換技術に 適用した場合について説明したが、それに限定されるものではなく、ダイナミックRAMやEPR 〇M等の半導体記憶装置の冗長回路さらには、ヒューズを有する半導体集積回路一般に利用することができる。

図面の簡単な説明

第1図は、本発明をメモリの冗長回路に適用した場合の一実施例を示す回路構成図、


第2図 (A), (B)は、本発明に係るプログラム素子のレーザー照射前後の構造を示す断面図、


第3図は、本発明を冗長回路切換え用のレベル 設定回路に適用した第2の実施例を示す回路図で ある。


1 ···· レベル設定回路、 2 ···· Y デコーダ、 3
 ···· パッシベーション膜、 4 ···· ゲート電極、
 5 ···· 半導体拡板、 6 ···· ゲート絶縁膜、 Q p ,
 Q p ···· プログラム素子 (M O S F E T)、
 R ··· 高抵抗素子、 Q 1 , Q 2 ···· トランスファゲート。

代理人 弁理士 高橋 明夫

530







3

第

 \mathbf{Z}